Cmos-struktur für vlsi-schaltungen mit widerstandsfähigkeit gegen "latch-up" effekt

A latch-up resistant cmos structure for vlsi

Structure cmos resistant au blocage pour integration a tres grande echelle

Abstract

Structure de semiconducteurs à oxyde métallique complémentaire (CMOS) dans laquelle les régions de source et de drain (27, 37 et 25, 35) des dispositifs à transistors individuels sont séparées des concentrations d'impuretés de crête des puits N et P respectifs (33 et 21) de ces dispositifs. La structure CMOS comprend des tranchées (17) entre les dispositifs à transistors individuels, et des régions de champ hautement dopées (45 et 47) sont formées au fond des tranchées (17). Chaque puits N et P (33 et 21) comprend un profil de concentration d'impuretés rétrograde et s'étend sous des tranchées adjacentes (17).
A complementary metal oxide semiconductor (CMOS) structure having the source and drain regions (23, 37 and 25, 35) of individual transistor devices separated from the peak impurity concentrations of the respective N- and P-wells (33 and 21) of such devices. The CMOS structure includes trenches (17) between the individual transistor devices, and highly doped field regions (45 and 47) are formed in the bottom of the trenches (17). Each N- and P-well (33 and 21) includes a retrograde impurity concentration profile and extends beneath adjacent trenches (17).

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    DE-4101313-A1April 09, 1992Samsung Electronics Co LtdHalbleiterbauelemente mit einer kanalsperrschicht und verfahren zu seiner herstellung